Munich, Germany, Design Automation and Test in Europe
(ots/PRNewswire) -
- DFT Compiler Max erzielt 10-50-fache Reduktion der Testzeit bei
kleinster Fläche mit der Einfachheit der 1-Pass-Scansynthese
Design Automation and Test in Europe Synopsys, Inc. (Nasdaq:
SNPS), weltweit führendes Unternehmen auf dem Gebiet der
Software-Entwicklung für das Design hochkomplexer ICs, hat DFT
Compiler MAX, seine DFT-Syntheselösung der nächsten Generation,
angekündigt. DFT Compiler MAX bietet Möglichkeiten zur
1-Pass-Testdaten-Kompression und adressiert damit Herausforderungen
beim Entwurf und Test von Designs in 130-nm-Prozesstechnologien und
darunter. DFT Compiler MAX ist eine Erweiterung von der
1-Pass-Testsynthese-Lösung von Synopsys, welche auf Knopfdruck eine
10-50-fache Testdatenkompression liefert. Dies ermöglicht einen
Deep-Submicron-(DSM)-Test mit hoher Fehlerabdeckung ohne
nennenswerten Einfluss auf die Testkosten. Die Lösung ist in
transparenter Weise in Design Compiler(R) von Synopsys und in die
gesamte Entwurfsplattform Galaxy(TM) integriert, um optimale
Timing-Closure zu erzielen und dazu beizutragen,kostspielige
Iterationen zwischen Entwurfs- und Testimplementierungen durch
Entwickler mit minimaler Test-Expertise zu vermeiden.
Deep-Submicron-(DSM)-Designs in 130-nm-Technologien und darunter
werden zur Regel und bringen eine neue Klasse von Fehlern mit sich,
welche mit herkömmlichen Stuck-At-Testtechniken nicht detektiert
werden können. Solche Fehler wie beispielsweise Resistive-Via- und
Bridging-Faults können nur mittels At-Speed- und Bridging-Tests
entdeckt werden, was in einer grösseren Testvektormenge und damit
höheren Kosten resultiert. Existierende Kompressionstechniken zur
Reduzierung des Testdatenvolumens erfordern eine sehr grosse
Expertise und sind nur schwierig in den Implementierungsablauf zu
integrieren. Die einzigartige Adaptive-Scan-Technologie von DFT
Compiler MAX vermeidet die Notwendigkeit grösserer Expertise und
bietet dennoch eine Testkompression bei kleinster Chipfläche.
Gleichzeitig generiert diese neue Adaptive-Scan-Technologie eine
effiziente Scanarchitektur, welche zu einer minimalen Testzeit führt.
Durch die qualitativ hochwertige Testkompression sowohl für Stuck-At-
als auch für At-Speed-Test adressiert DFT Compiler MAX Anforderungen
von Designs in 130-nm-Technologie und darunter, was in höherer
Testqualität resultiert, ohne nennenswerte zusätzliche Kosten oder
einen höheren Entwurfsaufwand zu erzeugen.
"Die Konkurrenz auf dem heutigen Markt zwingt uns zur Verringerung
der IC-Entwicklungskosten und der Time-to-Market, ohne dass die
Produktqualität darunter leiden darf. Bei 130-nm-Technologien ist
Testkompression für uns ein Muss, um unsere Qualitätsziele innerhalb
eines engen Kostenrahmens zu erreichen. Zuvor hätten
Testkompressionstechniken drei Wochen an Test-Expertise erfordert, um
unsere Entwurfsziele zu erreichen," kommentiert Thomas Ruhnau,
Manager, Digital Design, Micronas. "DFT Compiler MAX als Teil der
RTL-Syntheselösung von Synopsys ermöglichte uns, eine 10-fache
Testdatenreduktion mit einem Aufwand von weniger als drei Tagen zu
erzielen, wobei die Chipfläche lediglich um weniger als ein Prozent
erhöht wurde. Die einfache Benutzbarkeit, die
Testdaten-Kompressionsrate und der sehr geringe Einfluss auf die
Chipfläche sind die Hauptgründe unserer Standardisierung von DFT
Compiler MAX."
"Unsere Kunden sind heute mit vielen Anforderungen konfrontiert,
Produkte höchster Qualität in kürzester Zeit bei kleinstmöglichen
Kosten zu produzieren," bemerkt Antun Domic, Sr. Vice President und
General Manager der Implementation Group bei Synopsys. "Um diese
Anforderungen zu erfüllen, brauchen Entwickler eine komplette Lösung
von RTL bis hin zum Silizium, welche gleichzeitig Optimierungen
hinsichtlich Chipfläche, Timing, Test, Verlustleistung,
Signal-Integrity und Yield vornimmt. Mit der Einführung von DFT
Compiler MAX, einer neuen Testkompressionslösung innerhalb der
Entwurfsplattform Galaxy, erweitern wir nun unsere
1-Pass-Testsynthese-Technologie zur Adressierung von
Mainstream-Designs. Diese Lösung ermöglicht unseren Kunden die
Sicherung ihrer existierenden Investitionen in Entwurfs- und
Test-Automatisierungstools sowie das Erreichen qualitativ
hochwertiger Ergebnisse zu geringeren Kosten."
Kosten und Verfügbarkeit
Die Preise einer einjährigen Technology-Subscription-Lizenz für
DFT Compiler MAX beginnt bei US$120.000. DFT Compiler MAX ist
gegenwärtig eingeschränkt verfügbar. Die generelle Freigabe wird im
September 2005 erwartet.
Über Micronas
Micronas (SWX Swiss Exchange: MASN, Frankfurt: MNSN, Prime
Standard Segment, TecDAX), Entwickler und Hersteller von
Halbleiterprodukten mit weltweiter Präsenz, ist ein führender
Lieferant innovativer IC- und Sensor-System-Lösungen für Konsumer-
und Automotive-Elektronik. Als ein Marktführer im Bereich
innovativer, globaler TV-Systemlösungen nutzt Micronas seine
Expertise zum Einstieg in neue Märkte, die sich durch die
Digitalisierung der Audio- und Videoinhalte erschliessen. Micronas
bedient alle wesentlichen Konsumermarken weltweit, darunter viele in
andauernden Partnerschaften zum Zwecke gemeinsamen Erfolgs. Die
Holding hat ihren Sitz in Zürich (Schweiz), der betriebliche
Hauptsitz befindet sich in Freiburg. Gegenwärtig hat die
Micronas-Gruppe etwa 1900 Beschäftigte. Im Jahre 2004 erwirtschaftete
die Firma 963 Millionen Schweizer Franken. Weitere Informationen über
Micronas und seine Produkte finden Sie auf der Webseite
www.micronas.com.
Über die Entwurfsplattform Galaxy
Die Entwurfsplattform Galaxy ist eine offene, integrierte
Entwurfsimplementierungsplattform mit klassenbesten Tools und
ermöglicht so fortschrittliche Halbleiter-Entwicklung. Durch ihre
Verankerung in Synopsys' industrie-führenden
IC-Implementierungswerkzeugen sowie der offenen Milkyway-Datenbasis
vereinigt die Entwurfsplattform Galaxy konsistentes Timing,
Signalintegritätsanalyse (SI), einheitliche Bibliotheken, Delay
Calculation und Constraints durchgängig von RTL bis zum Silizium. Die
Entwurfsplattform Galaxy hilft bei der Verringerung der
Entwicklungszeiten, reduziert Integrationskosten und minimiert die
inhärent mit dem Entwurf komplexer ICs verbundenen Risiken.
Über Synopsys
Synopsys, Inc. (Nasdaq:SNPS) ist ein weltweit führender Anbieter
von Electronic-Design-Automation-(EDA)-Software für Entwürfe im
Halbleiterbereich. Die Firma liefert technologie-führende
Halbleiter-Entwurfs- und Verifikationsplattformen sowie
IC-Fertigungssoftware für den gesamten Elektronikmarkt und ermöglicht
somit die Entwicklung komplexer Systems-On-Chip (SoC). Synopsys
bietet auch Intellectual-Property- (IP)- und Consultingleistungen an,
um den gesamten IC-Entwurfsprozess für seine Kunden zu vereinfachen
und die Time-to-Market zu verkürzen. Synopsys hat seinen Hauptsitz in
Mountain View, Kalifornien, und unterhält mehr als 60 Büros in
Nordamerika, Europa, Japan und Asien. Besuchen Sie Synopsys online
unter http://www.synopsys.com/.
Synopsys und Design Compiler sind eingetragene Warenzeichen von
Synopsys, Inc. Galaxy und Milkyway sind Warenzeichen von Synopsys.
Alle anderen in dieser Mitteilung erwähnten Warenzeichen oder
eingetragenen Warenzeichen sind geistiges Eigentum ihrer jeweiligen
Besitzer.
ots Originaltext: Synopsys, Inc.
Im Internet recherchierbar: http://www.presseportal.de
Pressekontakt:
Presse-Info Weitere Informationen erhalten Sie von: PR Agentur HBI
Helga Bailey GmbH,
Sven Kersten, Stefan-George-Ring 2, 81929 München, Tel.:
089-99-38-87-0,
Fax: 089-930-24-45, Sven_Kersten@hbi.de
(ots/PRNewswire) -
- DFT Compiler Max erzielt 10-50-fache Reduktion der Testzeit bei
kleinster Fläche mit der Einfachheit der 1-Pass-Scansynthese
Design Automation and Test in Europe Synopsys, Inc. (Nasdaq:
SNPS), weltweit führendes Unternehmen auf dem Gebiet der
Software-Entwicklung für das Design hochkomplexer ICs, hat DFT
Compiler MAX, seine DFT-Syntheselösung der nächsten Generation,
angekündigt. DFT Compiler MAX bietet Möglichkeiten zur
1-Pass-Testdaten-Kompression und adressiert damit Herausforderungen
beim Entwurf und Test von Designs in 130-nm-Prozesstechnologien und
darunter. DFT Compiler MAX ist eine Erweiterung von der
1-Pass-Testsynthese-Lösung von Synopsys, welche auf Knopfdruck eine
10-50-fache Testdatenkompression liefert. Dies ermöglicht einen
Deep-Submicron-(DSM)-Test mit hoher Fehlerabdeckung ohne
nennenswerten Einfluss auf die Testkosten. Die Lösung ist in
transparenter Weise in Design Compiler(R) von Synopsys und in die
gesamte Entwurfsplattform Galaxy(TM) integriert, um optimale
Timing-Closure zu erzielen und dazu beizutragen,kostspielige
Iterationen zwischen Entwurfs- und Testimplementierungen durch
Entwickler mit minimaler Test-Expertise zu vermeiden.
Deep-Submicron-(DSM)-Designs in 130-nm-Technologien und darunter
werden zur Regel und bringen eine neue Klasse von Fehlern mit sich,
welche mit herkömmlichen Stuck-At-Testtechniken nicht detektiert
werden können. Solche Fehler wie beispielsweise Resistive-Via- und
Bridging-Faults können nur mittels At-Speed- und Bridging-Tests
entdeckt werden, was in einer grösseren Testvektormenge und damit
höheren Kosten resultiert. Existierende Kompressionstechniken zur
Reduzierung des Testdatenvolumens erfordern eine sehr grosse
Expertise und sind nur schwierig in den Implementierungsablauf zu
integrieren. Die einzigartige Adaptive-Scan-Technologie von DFT
Compiler MAX vermeidet die Notwendigkeit grösserer Expertise und
bietet dennoch eine Testkompression bei kleinster Chipfläche.
Gleichzeitig generiert diese neue Adaptive-Scan-Technologie eine
effiziente Scanarchitektur, welche zu einer minimalen Testzeit führt.
Durch die qualitativ hochwertige Testkompression sowohl für Stuck-At-
als auch für At-Speed-Test adressiert DFT Compiler MAX Anforderungen
von Designs in 130-nm-Technologie und darunter, was in höherer
Testqualität resultiert, ohne nennenswerte zusätzliche Kosten oder
einen höheren Entwurfsaufwand zu erzeugen.
"Die Konkurrenz auf dem heutigen Markt zwingt uns zur Verringerung
der IC-Entwicklungskosten und der Time-to-Market, ohne dass die
Produktqualität darunter leiden darf. Bei 130-nm-Technologien ist
Testkompression für uns ein Muss, um unsere Qualitätsziele innerhalb
eines engen Kostenrahmens zu erreichen. Zuvor hätten
Testkompressionstechniken drei Wochen an Test-Expertise erfordert, um
unsere Entwurfsziele zu erreichen," kommentiert Thomas Ruhnau,
Manager, Digital Design, Micronas. "DFT Compiler MAX als Teil der
RTL-Syntheselösung von Synopsys ermöglichte uns, eine 10-fache
Testdatenreduktion mit einem Aufwand von weniger als drei Tagen zu
erzielen, wobei die Chipfläche lediglich um weniger als ein Prozent
erhöht wurde. Die einfache Benutzbarkeit, die
Testdaten-Kompressionsrate und der sehr geringe Einfluss auf die
Chipfläche sind die Hauptgründe unserer Standardisierung von DFT
Compiler MAX."
"Unsere Kunden sind heute mit vielen Anforderungen konfrontiert,
Produkte höchster Qualität in kürzester Zeit bei kleinstmöglichen
Kosten zu produzieren," bemerkt Antun Domic, Sr. Vice President und
General Manager der Implementation Group bei Synopsys. "Um diese
Anforderungen zu erfüllen, brauchen Entwickler eine komplette Lösung
von RTL bis hin zum Silizium, welche gleichzeitig Optimierungen
hinsichtlich Chipfläche, Timing, Test, Verlustleistung,
Signal-Integrity und Yield vornimmt. Mit der Einführung von DFT
Compiler MAX, einer neuen Testkompressionslösung innerhalb der
Entwurfsplattform Galaxy, erweitern wir nun unsere
1-Pass-Testsynthese-Technologie zur Adressierung von
Mainstream-Designs. Diese Lösung ermöglicht unseren Kunden die
Sicherung ihrer existierenden Investitionen in Entwurfs- und
Test-Automatisierungstools sowie das Erreichen qualitativ
hochwertiger Ergebnisse zu geringeren Kosten."
Kosten und Verfügbarkeit
Die Preise einer einjährigen Technology-Subscription-Lizenz für
DFT Compiler MAX beginnt bei US$120.000. DFT Compiler MAX ist
gegenwärtig eingeschränkt verfügbar. Die generelle Freigabe wird im
September 2005 erwartet.
Über Micronas
Micronas (SWX Swiss Exchange: MASN, Frankfurt: MNSN, Prime
Standard Segment, TecDAX), Entwickler und Hersteller von
Halbleiterprodukten mit weltweiter Präsenz, ist ein führender
Lieferant innovativer IC- und Sensor-System-Lösungen für Konsumer-
und Automotive-Elektronik. Als ein Marktführer im Bereich
innovativer, globaler TV-Systemlösungen nutzt Micronas seine
Expertise zum Einstieg in neue Märkte, die sich durch die
Digitalisierung der Audio- und Videoinhalte erschliessen. Micronas
bedient alle wesentlichen Konsumermarken weltweit, darunter viele in
andauernden Partnerschaften zum Zwecke gemeinsamen Erfolgs. Die
Holding hat ihren Sitz in Zürich (Schweiz), der betriebliche
Hauptsitz befindet sich in Freiburg. Gegenwärtig hat die
Micronas-Gruppe etwa 1900 Beschäftigte. Im Jahre 2004 erwirtschaftete
die Firma 963 Millionen Schweizer Franken. Weitere Informationen über
Micronas und seine Produkte finden Sie auf der Webseite
www.micronas.com.
Über die Entwurfsplattform Galaxy
Die Entwurfsplattform Galaxy ist eine offene, integrierte
Entwurfsimplementierungsplattform mit klassenbesten Tools und
ermöglicht so fortschrittliche Halbleiter-Entwicklung. Durch ihre
Verankerung in Synopsys' industrie-führenden
IC-Implementierungswerkzeugen sowie der offenen Milkyway-Datenbasis
vereinigt die Entwurfsplattform Galaxy konsistentes Timing,
Signalintegritätsanalyse (SI), einheitliche Bibliotheken, Delay
Calculation und Constraints durchgängig von RTL bis zum Silizium. Die
Entwurfsplattform Galaxy hilft bei der Verringerung der
Entwicklungszeiten, reduziert Integrationskosten und minimiert die
inhärent mit dem Entwurf komplexer ICs verbundenen Risiken.
Über Synopsys
Synopsys, Inc. (Nasdaq:SNPS) ist ein weltweit führender Anbieter
von Electronic-Design-Automation-(EDA)-Software für Entwürfe im
Halbleiterbereich. Die Firma liefert technologie-führende
Halbleiter-Entwurfs- und Verifikationsplattformen sowie
IC-Fertigungssoftware für den gesamten Elektronikmarkt und ermöglicht
somit die Entwicklung komplexer Systems-On-Chip (SoC). Synopsys
bietet auch Intellectual-Property- (IP)- und Consultingleistungen an,
um den gesamten IC-Entwurfsprozess für seine Kunden zu vereinfachen
und die Time-to-Market zu verkürzen. Synopsys hat seinen Hauptsitz in
Mountain View, Kalifornien, und unterhält mehr als 60 Büros in
Nordamerika, Europa, Japan und Asien. Besuchen Sie Synopsys online
unter http://www.synopsys.com/.
Synopsys und Design Compiler sind eingetragene Warenzeichen von
Synopsys, Inc. Galaxy und Milkyway sind Warenzeichen von Synopsys.
Alle anderen in dieser Mitteilung erwähnten Warenzeichen oder
eingetragenen Warenzeichen sind geistiges Eigentum ihrer jeweiligen
Besitzer.
ots Originaltext: Synopsys, Inc.
Im Internet recherchierbar: http://www.presseportal.de
Pressekontakt:
Presse-Info Weitere Informationen erhalten Sie von: PR Agentur HBI
Helga Bailey GmbH,
Sven Kersten, Stefan-George-Ring 2, 81929 München, Tel.:
089-99-38-87-0,
Fax: 089-930-24-45, Sven_Kersten@hbi.de